当前位置:首页 > 应用层 > 技术 > DSP

经过优化的低成本FPGA中的高性能DSP功能

2017-10-18 来源:我爱物联网






经过优化的低成本FPGA中的高性能DSP功能



RFID

受诸如视频和静态图像使用的增多以及软件无线电等可重复配置系统需求的增长,数字信号处理(DSP)的应用继续膨胀。其中许多应用把重要的DSP处理要求和对成本的敏感性、对高性能的需求以及低成本的DSP解决方案结合在一起。

  通用的DSP芯片和FPGA是实现DSP功能的两种普遍的方法。每种方法都各有优点,其最适宜的方法因应用要求的不同而各异。本文论述了通用DSP的功能,阐述了通用DSP和FPGA之间的差异,比较了现有的用FPGA实现DSP的解决方案,最后介绍了LatticeECP2M DSP的结构以及实现DSP的设计方法。

  通用的DSP解决方案与FPGA实现方法的对比


  带有加法、减法或累加运算的乘法器是大多数DSP应用的核心。通用DSP芯片把这些功能的有效实现方法和一个通用微处理器结合在一起。乘法器的数目一般为数个,微处理器将数据串行地实现乘法或其它功能,中间结果存放在存储器或累加器中。性能的提高主要通过提升用于乘法的时钟速度来实现。典型的时钟速度从数十MHz到1GHz。其性能,用每秒百万次乘法累加(MMAC)来衡量,通常为10到4000。更高性能要求的功能不得不分拆在多个DSP引擎中实现。这些芯片的价格从低端性能的几美元到高端性能的数百美元。这种方法的优点是能够直接实现用诸如C这样的高级编程语言编写算法。

  面向DSP的FPGA能在一个芯片上并行地实现许多功能。通用的布线、逻辑和存储器资源用来实现各个功能之间的互连、实现额外的功能、定序或在必要的情况下存储数据。一些基本的器件仅提供乘法器,需要用户用逻辑构造所有其它的功能。更多的高级器件提供加法、减法和累加功能,作为一整套DSP构造模块的一部分。FPGA通常拥有数十个乘法单元,可以在数百MHz的时钟速度下工作。例如,LatticeECP2-70 FPGA拥有88个18x18的乘法器,运行速度可达325MHz,性能达到每秒28600MMAC。

  设计者经常要实现结构化的DSP功能,这在FPGA内要占用大量的计算资源。通常在FPGA内实现的结构化功能为:有限脉冲响应滤波器(FIR)、无限脉冲响应滤波器(IIR)、快速傅立叶变换(FFT)和混频器。每种功能都需要将乘法单元与加法、减法和累加结合在一起。图1和图2分别是典型的FIR滤波器和快速傅立叶变换(FFT)的实现方式。

  目前在低成本FPGA中实现DSP功能有几种方法。第一种方法是使用器件内的查找表(LUT)。这个方法提供相对低的性能而且占用许多FPGA资源。另外一种方法是在FPGA中用硬核实现乘法器。这减少了实现DSP所需的FPGA资源。然而正如前面所述,在FPGA中实现的大多数DSP功能需要在 乘法器之后进行加、减和累加。这些功能要占用大量的FPGA资源,最后的数据宽度可达36位。因此经常会在设计中形成瓶颈。为了面对这个挑战,最新的FPGA利用有效的硬逻辑在乘法器之后进行可编程加、减和累加。用这种方法实现DSP功能后,大大减少了通用资源的使用,并能获得很高的性能。

  LatticeECP2/M器件结构


  LatticeECP2和LatticeECP2M系列重新定义了低成本FPGA,在更低的成本下拥有更多最佳的FPGA特性。器件含有sysDSP块和工程预制的源同步I/O。在LatticeECP2M中有高达5.3M位的RAM块、在LatticeECP2中有高达1.1M位的RAM块。在LatticeECP2M中有3.125Gbps嵌入式SERDES,支持PCIexpress、Ethernet (1GbE 和 SGMII)以及多个其它标准。集成了以前只有高成本、高性能FPGA才有的特点和性能,这些系列的产品极大地扩展了利用低成本FPGA的应用范围。

  LatticeECP2/M器件由一个低成本的FPGA结构加上3个~42个sysDSP块构成(图3为sysDSP块)。图4是ECP器件的整体结构图。图中红色部分是sysDSP块,专门用来实现DSP的功能。LatticeECP2/M系列中的sysDSP块支持三种数据宽度下(9、18和36)的四种功能单元。用户为一个DSP块选择一种功能单元,然后选择数据宽度和操作数的类型(带符号/无符号)。sysDSP块中的操作数可以是带符号或者无符号的,但在一个功能单元中不可以混合使用。类似的,操作数的宽度在一个块中必须相同。每个sysDSP块中的资源可以经过配置支持下面四种单元:
  ● MULT(乘法)
  ● MAC(乘法、累加)
  ● MULTADD(乘法、加/减)
  ● MULTADDSUM(乘法、加/减,累加)

  每个块中可用的单元数目取决于数据宽度。该宽度有三种数值可供选择:x9,x18和x36。数个这样的单元可以连接起来,从而以并行方式实现DSP功能。

  DSP设计方法


  Lattice提供便捷的方法让设计者处理sysDSP块的这些性能,下面分别叙述这些方法:
  ●ispLEVER工具中的Module/IP Manager是一个图形接口,可以迅速地产生实现DSP单元的模块。这些模块可以在HDL设计中被适当地采用。
  ●将特定的功能通过编代码嵌入设计的HDL中,允许综合工具推理出DSP块的用法。
  ●采用一个Lattice Block套件在MathWork的 Simulink中实现设计。然后,ispLEVER软件中的ispLeverDSP可以适当地将这些模块转换成HDL。
  ●直接在源代码中用实例说明DSP组件。

  任何设计方法选择取决于DSP运算规则的设计方法以及物理实现时所要求的控制程度。图5展示了在MathWork的Simulink工具中使用Lattice Block套件的情形。

  结语

  DSP技术的应用将进一步发展。对DSP应用中典型功能的分析表明:乘法器、加法、减法和累加单元的组合是必需的。LatticeECP2/M器件把DSP块和低成本的FPGA结构组合在一起。通过在sysDSP块内实现加法、减法、和累加功能,有很高的性能和LUT的利用率。



赛灵思推出四款小封装FPGA器件



赛灵思公司推出其最新的低成本器件。针对数字显示、机顶盒以及无线路由器等应用而优化的这些小封装器件满足了业界对更小器件封装尺寸的需求,为成本极为敏感的消费电子设计提供将更好的支持。Spartan-3:低成本消费应用的首选赛灵思在大批量消费应用领域所取得的成功很大程度上依赖于其Spartan系列的灵活性和成本优势。Spartan系列自1998年推出以来,营收已经从零份额增长到超过公司总营收的25%。系列支持业界最广泛的标准(种),结合独特的电源配置功能和防克隆安全优势,目前已经成为全球应用最广泛的低成本。累积营收超过亿美元。“赛灵思提供的定制解决方案旨在满足高速增长的目标市场和应用的需求。”主要市场研究企业iSuppli公司半导体设计首席分析师Jordan Selburn说,“通过为消费应用设计师提供包括器件、IP和开发板在内的交钥匙式解决方案,赛灵思公司将在这一高度竞争市场中处于更有利的位置,并获得进一步发展。”

降低系统成本多达50%通过提供业界最广泛的器件封装选择、最全面的IP库(8倍)以及广泛的成品开发板,赛灵思公司全面的解决方案避免了对额外标准板级器件的需要,因此与竞争FPGA相比,可以使总体系统成本降低多达50%, 外部元器件的减少还可提供系统可靠性。 通过内建的双电源管理模式,赛灵思Spartan-3 FPGA提供了业界领先的电源管理解决方案,支持即时电源节约,不需要外部器件,如稳压器、散热器以及缓冲器等。赛灵思Spartan-3A FPGA在待机模式和睡眠模式下,静态功耗降低分别高达40%和99%。待机模式将静态电流降到最低状态,同时保持所有信息在PFGA器件内。这一模式提供了快速唤醒时间和系统级同步,利用一个唤醒引脚来指示状态,可编程定时器可用来延迟内部和输出唤醒状态,直至系统就绪。

利用独特的几乎完全关闭功能,睡眠模式消耗最低的几乎0mA的静态功耗。

技术支持低成本设计安全性和器件提供独特的序列码。这一永久ID标识码为硬件和软件IP提供保护,为设计人员提供了灵活性,使他们可以通过定制算法来实现认证、阻止克隆行为并控制IP激活状态。与ATM交易类似,卡和引脚组合生成的动态值与存储数字相比较,用于授权或拒绝交易的进行。价格和供货情况 赛灵思公司这次新推出四款Spartan-3A小尺寸器件。现在提供所有四款器件的工程样品。预计于2008年量产的XC3S50A 和 XC3S200A(VQ100封装)价格将分别低于$1.50 和 $3.00。采用FT256 封装的XC3S700A 和 XC3S1400A价格将低于 $6.00 和 $9.00。所有价格都指在10万件批量时的单价。

RFID



赛灵思推出成本最低的I/O和DSP优化器件



赛灵思公司推出和,进一步扩展了其符合汽车应用标准的低成本器件产品线。这些新推出的器件为信息娱乐、混合显示系统以及汽车辅助驾驶系统的开发带来了大逻辑比和大带宽数字信号处理()领域优化解决方案,以及相应的低功耗和高级设计安全性等优点。提供了最高的逻辑单元比,以及广泛的连接功能支持,对于密集的显示和背光应用提供了终极灵活性和可扩展能力。器件增加了更多逻辑、存储器和逻辑片提供了比其它任何低成本器件更高的原始吞吐能力其并行处理能力在汽车电子领域真正是前所未有。产品线中增加这两个系列产品为显示、图像和视频处理以及车内网络等汽车应用提供了基于的优化解决方案。 “汽车生产商不断致力于提高电子器件的质量和可靠性。通过集成更多功能,我们基于的解决方案可帮助设计人员降低板级复杂性。”赛灵思公司汽车部全球汽车市场和产品规划经理说“和将系统集成度提升到一个崭新的水平。它们提供了无与伦比的低成本连接功能以及能力,以及新的电源管理和安全功能,所有这些都集成在更小的器件尺寸内。同时,所有这一切都增强了器件的可靠性以及专为汽车市场而设计的电子系统的可靠性。”瞄准混合显示仪表板系统下一代仪表板系统将是模拟和数字功能混合组成的。这些混合仪表板系统需要大数量来控制模拟显示和指示,同时还需要先进的功能,如和来智能控制显示功能。例如,背光应用中显示群中的每个都需要进行色彩和亮度调整。此前这是利用微处理器旁边的器件来完成的。现在所有这些都集成到板上的器件中微处理器也采用嵌入式位软内核实现。器件针对行业中的最低单位成本而优化可提供高达万系统门和个。同时它们也是唯一兼容种流行单端和差分信号标准的器件,还支持专用市场网络标准,如、和,并且赛灵思能够提供全面的解决方案。这些器件采用的源同步接口技术即优化了成本,又可保证更好的设计裕量。同时,它们还采用了众多创新技术,包括双电源管理(待机和睡眠模式)、器件配置功能、电源数量从三个减少为两个、可用于硬件和软件保护的永久序列码。推动创新汽车行业正在快速将相机、雷达和光雷达传感技术应用于驾驶辅助系统。这一相对新的应用领域包括许多应用,如夜视和车道偏离预警系统,未来还有可能发展行人和标志识别等应用。对于大多数汽车来说,这些系统仍然是选配的。但在全球消费者和政府的关注下,车上人员安全系统的增长速度却是惊人的。这一领域的持续创新将需要器件所提供的高带宽处理能力、灵活性以及可扩展能力。器件提供超过和的存储器带宽,弥补了汽车设计人员在使用串行设计时所面临的带宽瓶颈。成本优化的逻辑片支持设计人员实现许多独立的算法功能。多个逻辑片连接起来并不需要使用通用逻辑构造,从而降低了功耗并可提供超高性能和更高的硅片利用率。这些逻辑片与硬编码的预加法器和乘法累加()模块相结合,可以提供足够的处理能力,执行复杂图像算法的速度比目前汽车市场上任何串行都要快。除此之外,平台还提供多达个逻辑单元、性能增强的以及分布式。通过综合配置,这些资源可以优化满足范围广泛的信号处理需求。价格和供货情况利用现有赛灵思开发工具套件客户可立即开始采用和器件商用版本进行设计。将于年季度开始供货届时万系统门器件将不到美元器件将于第季度开始供货万系统门器件价格将不到美元。以上价格为万件批量时,采用最小封装和汽车温度范围器件的单价。

DSP相关内容

DSP嵌入式开发入门与实例
把工作简单化,DSP与数据转换器
一步就要考虑转换器与DSP之间的握手模式(handshakemode)。大多数转换器在发出新的数据字之前都会给出某种类型的转换结束(EOC)信号。处理器使用上述信号的方式有两种:一是轮询(poll);
华晶科技获得CEVA 图像和视觉
件算法;CEVA深度神经网络(CDNN2) 实时神经网络软件框架,可以简化机器学习部署,功耗远低于基于GPU的领先系统,以及先进的开发和调试工具。如要了解更多的信息,请访问公司网站http://www
基于DSP320C32芯片的心电工作
采样频率为16 kHz,分辩率为12 bit,转换精度高,线性误差为1/2 LSB;3)大存储容量。1 Mb的存储空间,能够存储多路长时心电数据及分析诊断结果;4)有可编程
基于DSP的并联型电力有源滤波
流成为与电压同相位的正弦波,从而达到抑制谐波,补偿无功的目的。上述原理可用一组公式来描述:2 硬件电路设计指令电流运算电路的核心是DSP,运用扩展dq算法检测负载电流中的谐

看了这篇文章的还看了

物联网技术应用于智慧环保之污染源监控
一、污染源与视频监控智慧环保究其根本,就是物联网技术与环境信息化的结合,而污染源监控是智慧环保的重要一环。污染源可分为天然污染源和人为污染源。天然污染源是指自然界自
2017年智慧水务最受关注的十大技术
“智慧水务”是水务信息化发展的高级阶段,是数字经济环境下,传统水务企业转变发展方式、实现科学发展的必经之路。将云计算、物联网、大数据、移动互联网等新一代信
“慧”集数据锻造无形之手 智慧环保时代呼之欲出
海量的环境数据也给传统数据平台带来巨大挑战。清华大学软件学院大数据中心总工程师王晨指出,“十三五”期间,环保数据量还将呈爆发式增长,这给计算资源和存储资源的
环保物联网难题的解决之道
从美国总统奥巴马的智慧地球到国家总理温家宝的感知中国,作为新兴高技术产业重要组成部分的物联网已成为全球瞩目的热门话题。环保部作为最早开展物联网探索和实践并大力推进
大数据如何推动“智慧环保”落地?
海量的环境数据也给传统数据平台带来巨大挑战。清华大学软件学院大数据中心总工程师王晨指出,“十三五”期间,环保数据量还将呈爆发式增长,这给计算资源和存储资源的