当前位置:首页 > 应用层 > 技术 > DSP

FPGA最新发展趋势观察

2017-10-18 来源:我爱物联网






FPGA最新发展趋势观察



RFID

面对掩膜制造成本呈倍数攀升,过去许多中、小用量的芯片无法用先进的工艺来生产,对此不是持续使用旧工艺来生产,就是必须改用FPGA芯片来生产……

  就在半导体大厂持续高呼摩尔定律(Moore’s Law)依然有效、适用时,其实背后有着不为人知的事实!理论上每18至24个月能在相同的单位面积内多挤入一倍的晶体管数,这意味着电路成本每18至24个月就可以减半,但这只是指裸晶(Die)的成本,并不表示整个芯片的成本都减半,然而也要最终成品的良率必须维持才能算数。


  不能随摩尔定律而缩减的成本,包括晶圆制造更前端的掩膜(Mask)成本,以及晶圆制造更后端的封装(也称为:构装、包装)成本。


  用低廉劳力来降低封装成本


  先说明封装成本,每生产一颗芯片都需要一个芯片封装,理论上摩尔定律让芯片面积缩小,连带的封装上的面积用料也可以减少,所以封装成本也可以减少,但实际上不然,事实是:芯片一方面缩小面积,另一方面也让电路更加复杂,所需要的接脚数目增加,同时电路更缩密后其用电量相同,发热量也相同,但却只能用更小的面积来散热。


  因此,封装无法随裸晶面积一同缩小,反而裸晶缩小后产生更



多难题需面对!包括置入更多数目的接脚、更佳的散热性等,所以封装需要投入更多研发资源,另外封装用料成本也必然因此增加,从过去简单的树脂材质,到之后的陶瓷材质,以及更之后的BGA封装、覆晶封装、IC载板等,封装的技术与成本都在逐步提高。


  不过,欧美半导体大厂既然在晶圆制造上因摩尔定律而获得了成本精省,也必须正视封装成本居高不下的新问题,为了保有产品价格优势,欧美业者积极将封测厂移至海外,特别是移至劳力成本低廉的地方,过去是移至南韩、台湾、泰国、马来西亚,但近年来则再度迁移,迁至中国内地、越南、东欧,透过低廉劳力让芯片封装成本降低。


  掩膜成本成指数性上升


  封装成本可以倚赖低价劳动力来降低,那么更前端的掩膜方面呢?很不幸的,掩膜无法如封装一样用低价劳力来压低成本,相反的,随着晶体管的更缩密化,工艺的更先进化,掩膜的开设成本却只会呈现指数性攀升,130nm(纳米,中国内地方面称为:纳米)工艺缩密成90nm后,晶圆上的电路成本可以缩减一半,但掩膜成本却是要增加数倍。


  所幸掩膜的开设次数并不多,掩膜建立一次后,可随着日后芯片的大量量产而分摊最初建置掩膜的成本,当产量高到一定的规模数量后,掩膜成本就能均摊到机近于零,所以即便掩膜因工艺提升而增加成本,也不用过于在意。


  但是,运用量产来均摊掩膜成本的作法已经愈来愈不可行,掩膜成本一次又一次地倍增,光是一组130nm的掩膜就已经破百万美元,但芯片的需求量、产量却无法呈现倍增需求,以致近年来开设新掩膜的件数愈来愈少,从上万件退到数千件。


  或许如上的描述尚不足以让人感受到严酷性,但从台湾集成电路制造公司(TSMC)蔡力行在公众场合曾说过的一段话就更能深刻体会:一家无晶圆厂业者(Fabless)新设计的芯片,在第一次试制品(Prototype)完成后,若其特性表现不佳后将必须修改设计,修改后进行第二次的试制,如果第二次试制的表现结果依然不理想,其实就不用进行第三次试制了,因为该业者的竞争对手已经避开其失败经验,一次就推出成功的芯片,即便业者愿意进行第三次尝试,前两次的试制成本已经过高,这些成本都必须转嫁到第三次的芯片上,未来就算能量产,其芯片价格也难与其它业者竞争,与其如此不如不做。


  很明显的,前两次试制都失败的话,掩膜成本就足以让无晶圆厂芯片业者吃不消,最后必然要退出该芯片产品市场,此后除了加码原有的其它产品芯片外,就只能重新尝试、摸索其它类型的芯片市场。由此可见,掩膜成本已成为极可怕的压力,完全无法用封测厂外移的低价劳力方式抒解。


  掩膜难以因应Time-To-Market


  掩膜不仅成本节节攀升,更麻烦的是掩膜的开设时间无法缩短,每次都需要数十天的时间,然而芯片市场已从过去的信息、通讯市场转移至消费性电子市场,过去资通讯芯片的特点是少样多量,相同一致的芯片需求量极高,开设一次掩膜后可使用很久,并量产出极多芯片,相对的消费性电子的特性是少量多样(变化多)、变化快速,掩膜使用一段时间后就必须因应市场的改变而修改电路,使整组掩膜中有数张掩膜无法适用,必须重新开设。


  所以,即便掩膜成本没有节节攀升,其变更速度也一样不适合今日的芯片市场,因此许多无晶圆厂业者已逐渐舍弃使用ASIC(用掩膜方式投产的芯片),而用FPGA来推出其设计的芯片。


  FPGA从麻雀到凤凰


  FPGA并非是近年来才有的,FPGA一词于1984年就已经出现,至今已经超过20年以上的时间,不过过去十多年时间内FPGA都未受到太多的重视,原因是FPGA的功耗用电、电路密度、频率效能、电路成本等都不如ASIC,在这十多年时间内,FPGA多半只用在一些特殊领域,例如芯片业者针对新产品测试市场反应,即便初期产品未达量产规模,也能先以FPGA制成产品测试。

或者有些芯片设计公司承接了小型的设计项目,在量产规模不足下也一样使用FPGA,或如政府、军方的特殊要求,不期望使用开放、标准性的芯片与电路,也会倾向使用FPGA。


  不过如前所述的,在愈来愈多芯片无法用开设掩膜模式投产后,这些芯片一样要上市,就只好以FPGA模式来生产。所幸FPGA也受益于摩尔定律,在工艺技术不断提升下,晶体管愈来愈缩密化,原本相较ASIC逊色的电路密度过低、频率效能过低、电路成本过高等问题,在新一代FPGA上,早已拉近与ASIC间的表现差距。


点击看原图




  △图说:FPGA的功耗用电表现愈来愈受到关注,因此美国国家半导体公司(National Semiconductor;NS)针对Xilinx公司的FPGA及CPLD提出了电源设计工具:Power Expert,运用工作可加速FPGA应用电路的电源设计。(www.National.com)



  △图说:AMI Semiconductor推行ASIC(Cell型)及Structured ASIC(结构化ASIC),其中结构化ASIC以XpressArray-II(简称:XPA-II)之名推行,XPA-II以150nm工艺制造,工作频率最高至500MHz,并整合390万个ASIC逻辑闸及480万位的内存。(www.AMIS.com)







  △图说:QuickLogic于2005年发表、2006年量产的FPGA芯片:PolarPro系列,PolarPro可进行一次性的可程序化,并具有极低的运作用电。图中是PolarPro芯片与铅笔笔尖的体积比较。(www.QuickLogic.com)



  △图说:QuickLogic最新推出的ArcticLink系列芯片。ArcticLink除了与FPGA一样具有可程序化的电路外,还内建了USB 2.0 HS OTG、SD/SDIO、MMC、CE-ATA等接口,以及USB实体接口及处理器接口。QuickLogic以CSSP(Customer Specific Standard Product)诉求来推行ArcticLink。(www.QuickLogic.com)


  正因如此,近年来FPGA不断抢食ASIC市场,迫使ASIC业者不得不推出策略因应,最显著的策略就是提出结构化ASIC(Structured ASIC),或者也称为平台化ASIC(Platform ASIC),结构化/平台化ASIC,期望通过减少重新开设的掩膜数、减少电路修改成本及时间,使芯片可以更早上市。


  但结构化/平台化ASIC只是减少重开掩膜的张数,并



不能完全免除掩膜的使用,加上配套的设计工具(EDA)与已有数十年运用的ASIC、FPGA相比,明显不够完备,后势发展与市场接受度尚待时间考验。特别是LSI Logic(巨积科技)、NEC Electronics(恩益禧电子)等大厂纷纷退出后,结构化ASIC的推行气势就更为薄弱。


  当然,FPGA因掩膜成本攀升以及摩尔定律而逐渐走俏,成本、效能等特性表现也逐渐改善,但依然有一点是FPGA持续低弱的,那就是功耗用电。就一般而言,要实现相同的功效电路,用FPGA手法实现的功耗用电是ASIC手法的15倍之高。


  功耗用电依然是FPGA的罩门


  FPGA虽积极使用最先进的工艺技术提升效能、降低成本,但工艺日益缩密的结果是:晶体管的漏电流(Leakage Current)愈来愈大,包括从源极(Source)到汲极(Drain)之间的电流漏往基极(Body),也包括闸极(Gate)直接漏至基极。


  关于此目前半导体业界也提出各种漏电防制之道,例如IBM提出硅绝缘(SOI)技术,可减少源极通往汲极间的漏电,或如Intel于2007年11月发表的高介电质金属闸极技术,则可减少闸极的漏电。


  不过,FPGA本身因具备可程序化的天性,其逻辑闸电路用量必然高于ASIC,因此其功耗用电确实很难收敛,以致于到今天为止,凡是以电池运作的手持式应用都无法使用FPGA,至多是使用逻辑闸数目较少的CPLD。而根据研究调查机构iSuppli的推论:如果FPGA因功耗用电的改善而能用于手持式应用的话,则FPGA的市场将可能再增加30亿美元。也因为如此,现在FPGA业者都以减少FPGA用电为研发目标。


  近年来的FPGA市场发展


  了解FPGA的近年来发展后,最后也必须了解一下FPGA业者的发展趋势,事实上90年代后期FPGA市场就已经过一番激烈整合,许多业者不是退出PLD(可程序化逻辑装置)市场,就是出售其PLD业务部门,或将PLD业务部门分立成独立公司,或进行购并等。


  时至今日,FPGA市场的主要业者仅剩数家,包括Altera、Xilinx(赛灵思,过去称为:智霖科技)、Actel、Atmel、Lattice、QuickLogic等,不过2007年11月QuickLogic也确定淡出FPGA市场,并转进发展CSSP(Customer Specific Standard Product),甚至QuickLogic公司的总裁、主席、执行长(中国内地方面称为:首席执行官,或首席行政官)E. Thomas Hart就直言:Altera与Xilinx已经成为FPGA领域的「可口可乐」与「百事可乐」。言下之意就是,除此之外第三家FPGA业者,很难有窜头的机会。


  话虽如此,但FPGA领域依然有新兴业者出现,例如Achronix Semiconductor、MathStar等。且除了单纯数字逻辑性质的可程序逻辑装置外,混讯、模拟性质的可程序逻辑装置也展露头角,例如Cypress Semiconductor的PSoC(Programmable System-on-Chip)即具有可组态性的混讯电路,或如Actel公司也提出可程序化的混讯芯片:Fusion,或者也有业者提出所谓的现场可程序化模拟数组(Field Programmable Analog Array;FPAA)等,相信这些都能为可程序化芯片带来更多的发展动能。



  △图说:虽然今日的半导体工艺工艺仍然持续合乎摩尔定律(Moore’s Law),但真正能以最新工艺量产的芯片已愈来愈少。图中为摩尔定律中「每18个月」与「每24个月」的趋势发展曲线比较。



  △图说:IBM位在美国佛蒙特州(Vermont)伯灵顿市(Burlington)的掩膜技术中心(Mask Technology Center),该中心专责研发、制造IBM公司的8英英寸、12英英寸晶圆用的掩膜,图中无尘室的工作人员正在审视掩膜。(www.IBM.com)



最新FPGA的DSP性能介绍



“今天,FPGA越来越多地应用在多种DSP中。我们预计这一趋势在未来几年会更加明显。”美国调查机构Berkeley设计技术公司做了上述预测。以Xilinx和Altera为主的两大FPGA厂商多年前就涉足了DSP应用领域,近一、两年,随着3G通信、视频成像等领域的发展,FPGA for DSP(FPGA的DSP)再次成为了热点。

  为什么会用FPGA做DSP?Xilinx中国区运营总经理吴晓东从DSP的概念上进行了分析:DSP表示数字信号处理器,也可以表示为数字信号处理—并不代表某一种芯片。实际上,数字信号处理有很多种不同的解决方法,可以用普通的数字信号处理器、MCU(微控制器)等实现,同样,FPGA也可以做数字信号处理。当数字信号处理速度不断提高时,FPGA的应用日益凸显。即FPGA for DSP与DSP互为补充。

  Altera亚太区市场渠道工程师王冬刚先生更进一步,甚至乐观地预测,两者不仅互为补充,FPGA可能会对当前的高端DSP形成竞争。他提出:传统DSP正在面临性能、功耗和面市时间的挑战,特别是以下应用:下一代无线通信系统,高端消费类电子,多通道视频系统。用FPGA实现DSP有两大趋势:其一,作为传统DSP协处理,满足系统设备对DSP超高性能的要求;其二,直接取代传统DSP,满足系统对功耗,成本和面市时间的超额要求。

图1 不断发展的DSP处理需求

  FPGA做数字处理的特点是什么?对于普通的DSP,数字信号处理主要用一个单元,传统的DSP处理器是一个高性能的数字处理器,里面包括一个高性能的单元可以运行到几个GHz的速度,但是它仅仅是一个单元,当你做比较复杂的运算就可能来回循环几百次才可以做完这个运算(图2下),因此它的速度反而并不很快。

图2 为何FPGA用于DSP

  FPGA是一个天生的并行处理结构,FPGA里包含了有几百个单元,例如Xilinx Virtex-5 SXT是550MHz,但可以在一个单元之内迅速把这个复杂的运算一次完成(图2上),所以FPGA的性能实际上是远远高于传统的DSP(图3)。

图3 DSP性能差距

  根据令人信服的独立第三方benchmark表明: Altera的器件具有10x/美元的DSP性能。应用FPGA协处理器的系统架构可以卸载传统DSP的工作负载,并且有效执行复杂的数学计算算法,提升DSP系统级效能。

  那么,用于DSP(数字信号处理)功能的FGPA与传统的DSP(数字信号处理器)之间是什么关系?FPGA厂商认为:传统的DSP是可编程的DSP,实际上是做信号处理理想的方案;但是随着目前运算的越来越复杂,标准的变化,对于高清、多通道、实时要求越来越高,所以在应用他们方法处理过程中有一个性能空白的地方,而这个地方越来越多的用户在用FPGA实施处理,所以可以认为FPGA和DSP是互为补充的,尤其体现在逻辑的复用和合并方面。

  逻辑的复用和合并需要新的外设和不同带宽总线实现的时候,这时用FPGA实现数字信号处理给工程师很大的灵活性,同时FPGA并行处理的能力强大,可帮助DSP做很多性能加速,以解决超负载的问题。这方面,FPGA厂商与TI有一种共识,双方在很多方面是互为补充,共同给客户提供一个更好的解决方案。

图4 高性能DSP

  FPGA的DSP的演进是这样的:把逻辑固化编程为一个固化的乘法器,然后把它提升更高的阶段,变成一个乘法累加单元(MAC)。为什么这样呢?因为数字信号处理并不是简单的乘法,在做数字信号处理的时候,会碰到很多乘和乘累加,还有比较、计数和矩阵运算等,如果这些都通过乘法器来做的话,需要信号处理的专家和熟悉FPGA的专家才可以做到。

  FPGA的DSP的另一个优势是,可以保证能够运行在250MHz以上,上限没有给出,这取决于用户,对一些有经验的用户可以运行到300MHz以上。但是对一个DSP设计人员,由于对FPGA不是很熟悉,也可以轻易运行到250MHz。

  Xilinx 8款产品

  Xilinx目前有8款FPGA的DSP。其中Sparten-3A DSP为低端产品,今年4月16日刚刚发布。高端的Virtex-DSP分为两个产品线:Virtex-4 SX,采用65nm工艺的Virtex-5 SXT。

  很多DSP工程师非常关心DSP的性能够不够高?所以Xilinx的产品从21最多到352个GMAC/s(千兆乘加/秒),以提供不同范围的性能,同时也增大在存储器方面的带宽。因此最低速产品可以运行到250MHz,高速产品运行到550MHz;MAC单元从84到640。

Altera的产品线

  高密度Stratix III器件拓展FPGA的DSP性能。嵌入式DSP模块运行在550Hz,这些器件可达到每秒492千兆乘加(GMAC)的性能,并结合良好的逻辑结构与速度优化的互连。

  低成本Cyclone III FPGA所提供的好处包括DSP性能、灵活性和更快的面市时间。廉价的Cyclone III ECP3C5拥有足够的嵌入式乘法器和逻辑资源,可以在1080p高清晰度视频上进行实时7×7像素过滤。Cyclone III是对成本敏感DSP应用的正确选择。

  对于量大的应用, Stratix II器件可以引脚完全兼容地移植到HardCopy II结构化ASIC,从而保证客户的设计功能没有任何改变。Altera的新一代结构化ASIC芯片,逻辑相当于多达220万ASIC门,DSP模块相当于额外的140万门,还有集成超过8 Mbits的嵌入式存储器。

RFID



FPGA性能超越DSP数十倍!



多年以来,在ASSP、ASIC、DSP、FPGA等芯片的选择问题上,高端通信系统设计师总面临诸多棘手而复杂的难题。

虽然这些芯片技术在价格与性能方面各有优劣,但是FPGA供应商一直宣称:与复杂且昂贵的ASIC相比,它们提供的产品在多个方面都更胜一筹,例如具有更快的产品上市速度,以及更多的设计灵活性。然而截至目前,在与DSP的竞争中,人们却普遍认为,FPGA在性价比方面的表现远不如DSP。

不过,技术咨询公司Berkeley Design Technology(BDTI)一项最新但是具有争议性的基准测试研究结果显示,在多个意义重大的DSP应用中,FPGA的性价比优势可能超越了独立DSP。

“特别地,在诸如高端通信基础设施等包含大量并行运算、且对性能要求极高的应用中,FPGA较独立DSP更合适。”BDTI创始人兼总裁Jeff Bier表示,“FPGA将在DSP应用中扮演越来越重要的角色。”

这份报告既详细又措辞微妙,它指出,FPGA不会在一夜之间彻底颠覆现有格局。Bier极力强调,对许多高端电信应用及其它应用来说,FPGA仍将与系统内已有的器件共存,这些器件包括ASSP、ASIC、DSP、通用处理器等。但根据BDTI的研究,仍有迹象表明,传统上与高成本联系在一起的FPGA,实际上在某些设计应用中比DSP方案还便宜。

这项名为“FPGA与DSP”的研究,包括以BDTI专有的正交频分复用(OFDM)基准技术为基础,在以电信应用为导向的高端任务中,选择DSP和FPGA,对其相关性能与效率进行测试。该OFDM基准被用来描述在数字用户线(DSL)系统、有线调制解调器和无线产品中出现的信号处理类型。

“当你处在类似多信道OFDM接收机这样一个对性能要求苛刻的环境中时,换成FPGA能得到很好的结果。”Bier表示。

在各种具有“经济效益”的中端器件间进行测试(或竞赛),结果显示FPGA的性能明显超出DSP——至少是基于这项基准的情况下。另外,BDTI的报告还显示,赛灵思公司的中端Virtex-4 SX25系列FPGA,性能也超过了Altera的Stratix II 2S15系列FPGA,以及TI的TMS320C6410 DSP和飞思卡尔的MSC8144 DSP。

基准测试结果对具体芯片能支持的信道数以及相应的每信道成本进行了比较。

BDTI基准测试中,FPGA性能胜出竞争对手DSP。

Bier指出,高性能DSP的售价一般在30-200美元之间,在基准测试中的DSP能处理大约4条信道。对应于最高价格200美元,它相当于50美元/信道。而研究中采用的成本高达200美元的高端FPGA,能实现20-40条基准接收器信道(一些固定的乘法器被内置于FPGA架构内,而且一些附加的乘法器还可以被设计进FPGA逻辑结构)。这相当于FPGA的每信道成本可低至6美元,Bier强调。

设计师因而能以较低的时钟频率(在FPGA上约为250MHz)实现更多的乘法器。“从而使FPGA的每秒钟吞吐量比DSP高一个数量级。”他表示。

测试结果指出,赛灵思器件的相对等级为34,Altera为17,而TI则为1。飞思卡尔的器件也参与了评估,但是没有给出相对等级。

结果出人意料?

换句话说,按BDTI的基准,赛灵思FPGA的成本效益是TI DSP的34倍,这样的结果使众多分析人士大跌眼镜。“太令人震惊了!”分析师Satya Chillara表示,“站在频率角度上,我之前从不认为FPGA会超越DSP。”Chillara是美国投资银行Pacific Growth Equities公司的分析师,负责跟踪研究Altera、TI、赛灵思和其它芯片厂商。

飞思卡尔和Altera拒绝对该报告发表任何评论,FPGA巨头赛灵思则欢呼胜利。“当对不同FPGA公司的竞争平台进行对比时,性能测试结果能够说明一切。”赛灵思处理方案部的副总裁兼总经理Omid Tahernia表示。

Tahernia也指出,在高端系统中,FPGA和DSP仍存在一定程度的互补性。“真正的竞争仍在FPGA和ASIC之间。”他补充道。

“我们正在从ASIC市场夺取份额吗?是的,没错。”Tahernia说。

TI的DSP产品全球营销经理Leon Adams同意赛灵思的判断,但是他表示,考虑到BDTI基准测试研究范围的局限性,因此他对测试结果并不感到吃惊。“OFDM本质上是高度并行的,”Adams指出,“所以,同样在本质上高度并行的FPGA在基准测试中拔得头筹并不足为奇。”

“在高端通信设备中,你仍将看到人们采用DSP,并辅以ASIC和FPGA;”他指出,“而在市场终端,你将看到许多专用DSP,而FPGA则要少得多。”

理性看待问题的另一面

但显然,不同技术之间仍存在各种折衷,这也使得一些人相信,在可预见的未来,设计人员将继续面对芯片选型所带来的挑战。例如,固定功能的ASIC和ASSP,一般能得到高于FPGA的吞吐量和性价比,但这些优势却是以其它方面的重大损失为代价的。”BDTI报告指出。

FPGA的关键优势,就在于其灵活性,以及开发者能够根据特定应用对其进行配置。“在能从并行处理获益的应用中,高性能FPGA每个时钟周期能完成更多工作。”BDTI报告显示。

但是,尽管FPGA具备灵活优势,许多DSP工程师却并不熟悉面向DSP的FPGA,他们倾向于选择更传统的技术方案。”该报告指出。或许,一个更大的难题,是在器件性能和应用开发之间做权衡。

“FPGA更难以使用,因为它有一套不同的设计和技巧。”Bier解释道,“在FPGA上创建一个优化应用是个费时的过程。”

为了提升FPGA的吸引力以及易用性,FPGA厂商最近将精力投入在开发几项关键技术上,即:高层工具、模块库和以处理器为中心的设计。的确,尤其是FPGA工具正在取得长足进展。“这意味着,在今后几年,当前横亘在FPGA和DSP之间(且明显有利于DSP)的易用性差异将逐渐缩小。”该报告最后总结道。

DSP相关内容

DSP嵌入式开发入门与实例
把工作简单化,DSP与数据转换器
一步就要考虑转换器与DSP之间的握手模式(handshakemode)。大多数转换器在发出新的数据字之前都会给出某种类型的转换结束(EOC)信号。处理器使用上述信号的方式有两种:一是轮询(poll);
华晶科技获得CEVA 图像和视觉
件算法;CEVA深度神经网络(CDNN2) 实时神经网络软件框架,可以简化机器学习部署,功耗远低于基于GPU的领先系统,以及先进的开发和调试工具。如要了解更多的信息,请访问公司网站http://www
基于DSP320C32芯片的心电工作
采样频率为16 kHz,分辩率为12 bit,转换精度高,线性误差为1/2 LSB;3)大存储容量。1 Mb的存储空间,能够存储多路长时心电数据及分析诊断结果;4)有可编程
基于DSP的并联型电力有源滤波
流成为与电压同相位的正弦波,从而达到抑制谐波,补偿无功的目的。上述原理可用一组公式来描述:2 硬件电路设计指令电流运算电路的核心是DSP,运用扩展dq算法检测负载电流中的谐

看了这篇文章的还看了

2017年智慧水务最受关注的十大技术
“智慧水务”是水务信息化发展的高级阶段,是数字经济环境下,传统水务企业转变发展方式、实现科学发展的必经之路。将云计算、物联网、大数据、移动互联网等新一代信
“慧”集数据锻造无形之手 智慧环保时代呼之欲出
海量的环境数据也给传统数据平台带来巨大挑战。清华大学软件学院大数据中心总工程师王晨指出,“十三五”期间,环保数据量还将呈爆发式增长,这给计算资源和存储资源的
环保物联网难题的解决之道
从美国总统奥巴马的智慧地球到国家总理温家宝的感知中国,作为新兴高技术产业重要组成部分的物联网已成为全球瞩目的热门话题。环保部作为最早开展物联网探索和实践并大力推进
大数据如何推动“智慧环保”落地?
海量的环境数据也给传统数据平台带来巨大挑战。清华大学软件学院大数据中心总工程师王晨指出,“十三五”期间,环保数据量还将呈爆发式增长,这给计算资源和存储资源的
5G PPP和跨界三方协力共推智能照明
智能照明行业自上世纪90年代进入中国市场,受市场的消费意识、市场环境、产品价格、推广力度等各方面的影响,一直处于缓慢发展的态势。但近些年,随着国民经济的快速发展,智慧城市